### ⑩ 日本国特許庁(JP)

①特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭62-249422

@Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)10月30日

H 01 L 21/302

M-8223-5F

審査請求 未請求 発明の数 1 (全7頁)

国発明の名称 半導体集積回路装置の製造方法

②特 願 昭61-92190

②出 願 昭61(1986)4月23日

母発 明 者 河 村 光 一 郎 小平市上水本町1479番地 日立マイクロコンピュータエン

ジニアリング株式会社内

⑫発 明 者 広 部 嘉 道 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 ⑫発 明 者 野 尻 一 男 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

⑪出 顋 人 日立マイクロコンピュ 小平市上水本町1479番地

ロ立マイクロコンヒユ - 小平市上水本町1479番東 ータエンジニアリング

株式会社

⑪出 願 人 株式会社日立製作所 東京都

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

### 明福書

- 1. 発明の名称
  - 半導体集積回路装置の製造方法
- 2.特許請求の範囲
  - 1. 基板に海又は孔を形成するエッチング時ある 基板上の絶縁膜に接紋孔を形成するエッチング 時に、前記基板又は基板上の絶縁膜と異る物質 からなる壁面堆積膜を前記エッチングの進行と ともに前記基板の溝又は孔あるいは基板に前記基板の溝又は孔あるいは基板 では現壁に披着して埋積させ、さらに前御は では現めの堆積速度とエッチング速度を制御して、前記溝又は孔あるいは接続孔を順子ーパ状 に形成することを特徴とする半導体集積回路 型の製造力法。
  - 2. 前記壁面堆積膜は、エッチング装置の電極材料又は電極材料のウェハから難出する部分を被 取している電極被複材料から放出された物質か らなることを特徴とする特許請求の範囲第1項 記載の半導体銀積回路装置の製造方法。
  - 3. 前記壁面堆積膜の堆積速度と、溶又は孔ある

- いは接続孔のエッチング速度の比は、0、0 4 以上であり、エッチング装置の電極に印加する パイアス電圧は絶対値で350ボルト以上であ ることを特徴とする特許請求の範囲第1項記載 の半導体集積回路装置の製造方法。
- 4. 前記壁面堆積膜は、アルミニウムと酸素からなるか又はアルミニウムからなることを特徴とする特許請求の範囲第1項記載の半導体集積回路装置の製造方法。
- 3. 発明の詳細な説明

〔 産業上の利用分野〕

本売明は、エッチング技術に関するものであり、 特に、基板に得又は孔を形成するエッチング技術 あるいは基板上の絶縁競に接続孔を形成するエッ チング技術に関するものである。

〔従来の技術〕

ダイナミックRAM (DRAM) のメモリセルは、選択MISFETと容量素子からなるが、微々化のために半導体基板に満又は孔(以下、単に満という)を形成し、この満内に誘性体吸及び多

結晶シリコン顕からなる世極を設けて前記容量素子を構成することが研究されている。前記様は、反応性イオンエッチング(RIE)によって形成される。このRIEに関する技術は、例えば日経マグロウヒル社、1983年8月22日発行、日経エレクトロニクス別冊「マイクロデバイセズ」p100~p105に記載されている。

(発明が解決しようとする問題点)

本発明者は前記技術を検討した結果、次の問題点を見出した。

前記RIEによって薄を形成すると、垂直方向へのエッチングレートが大きいため溝の偏望が延板上面に対して垂直に形成される。あるいは、エッチングが垂直方向のみならず横方向へも進行するため、溝の断面形状がタル型すなわち溝上端の間口部より中間部の方が膨んだような形状に形成される。このため、溝内を電極となる多結晶シリコン酸で進込んだ際に内部に空廟を生じるという問題点があった。

本発明の目的は、薄又は半導体基板上の接続孔。

孔をテーパ状に形成するものである。

#### (作用)

上記した手段によれば、薄又は接続孔内を導電膜あるいは絶縁膜によって空間を生じることなく 埋込むことができる。あるいは薄又は接続孔のテ ーパ角を制御することができる。

#### (実施例)

本実施例は、DRAMのメモリセルの容量素子を構成するために、基板に課を形成する技術に本 発明を適用した一例について説明する。

第1回乃至第11回は、木発明の一実施例を説明するための図であり、第1回はエッチング装置の紙略図、第2図乃至第11回はDRAMの設造工程におけるメモリセルの斯面図である。

第1回において、反応容器1内に配置されたカ ソード電極2は、その上に載認されているが型単 精晶シリコンからなる基板すなわちウエハ3から 露出している上面が、例えばアルミニウム膜又は アルミナ(Ala Oa)等からなる電極被覆材料 4によって被覆されている。電極被覆材料4は、 をテーパ状(基板の主表面に対して重直でなく説 角を持って傾斜した形状)に形成して前記海又は 接続孔内を導電吸あるいは絶縁膜等で良好に埋込 めるようにする技術を提供することにある。

本発明の他の目的は、海又は接続孔を形成するためのエッチング時に前記海又は接続孔のテーパの(基板の主表面に対して斜面が交わる角度)を制御することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明報書の記述及び添付図面によって切らかになるであろう。

(問題点を解決するための手段)

本顧において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、漢又は接続孔を形成するエッチング時に前記簿又は接続孔の側壁に壁而堆積膜を堆役させ、この壁面堆積膜の堆積速度と、半導体基板のエッチング速度あるいは接続孔が設けられる絶縁膜のエッチング速度を制御して前記譯又は接続

RIEの効率をあげるためのものである。

5はF、C1、Br等を含む反応ガスであり、上部電極6の吸気口6Aから上部電極6内を通って反応容器1内に送込まれ、排気口8から排気される。なお、第1回は、反応ガス5を便宜的によって示している。カソード電極2と上部電極6の間には、カソード電極2にRF(高周波)電数7から供給されたRF電力によりプラズマの間形成される。9はカソード電極2とプラズマの間に形成されたイオンシースである。10はコンデンサである。

第2図に示すように、前記基板3には、酸化シリコン膜からなるフィード絶縁膜11及びp型チャネルストッパ領域12が形成されている。また、フィールド絶縁膜11から韓出している表面には、例えばCVDによる酸化シリコン膜からなるエッチングマスク14の下地膜としての酸化シリコン膜13が形成してある。酸化シリコン膜からなるエッチングマスク14は、後に基板3に形成される離16(第3図巻照)の上の部分がレジストか

らなるマスクを用いたエッチングによって選択的 に除去されて関ロ15している。即ロ15のパタ ーンは、降16の上端部における関ロパターンを 気定するものである。

この開口15から露出している酸化シリコン膜 13をまず除去した後、第3図(a)に示してい るように、間口15から韓出した半導体基板3の 表面をエッチングして潰16を形成する。この源 16の形成は、カソード電極2とプラズマの間に 形成されたプラズマシース9によって加速されて 運動エルギーを得たイオンが、前記開口15から 露出している基板3の表面に入射してイオンアシ ストエッチングすることによってなされる。一方、 前記プラズマ中のイオンは、電極被覆材料4にも 入射してそれを遊スパッタすなわちエッチングす る。このため、電極被覆材料4がアルミニウムか らなる場合にはプラズマ中にアルミニウムが放出 され、電極被覆材料4がアルミナからなる場合に はプラズマ中にアルミニウムと酸素が放出される。 このプラズマ中に放出されたアルミニウム又はア

第4回は滞16を所定の深さまで取り終えた時点での滞16の形状を示したものである。第4回に示したように、滞16の底部の径し、は、游16の両側面から成長してきた蟹面堆積膜17によって最っとも狭くなった部分の径し。によって規定されている。

ば、被16の深い部分ほど狭くなるように滞16の断面形状を順テーパ状に形成することができる。ここで、第12國及び第13國を用いて、漢16のテーパ角を制御する方法について説明する。
第12國は、韓面堆積膜17の堆積速度(D.
R)と半導体基板3のエッチング速度(E. R)を変化させた場合におけるテーパ角を説明するための源16の断面図であり、第13図は壁面堆積膜17の堆積速度と半導体基板3のエッチング速度の比のセルフパイアス電圧Vdcに対する依存性を示すグラフ(第13図(a))と、壁面堆積

このように、本実施例の博16形成技術によれ

本実施例における神16のテーバ角0とは、半 薄体基板3の裏面に平行な線と溝16の側面、特 に溝16の瓜の方の側面とでなす角である。

ラフ(第13図(b))である。

版17の堆積速度と半導体基板3のエッチング速 度との比に対するテーパ角 8 の依存性を示したグ

第12図 (a) は藍面堆積膜17の堆積速度を 小さくして牌16を形成した場合を示したもので あり、テーパ角 0 が大きくなっている。同図(b)は壁両堆積膜 1 7 の堆積速度を大きくした場合を示したものであり、テーパ角 0 が小さくなっている。同図(c)は半準体基板 3 のエッチング速度を大きくした場合を示したものであり、テーパ角 0 が大きくなっている。同図(d)は半導体基板 3 のエッチング速度を小さくした場合を示したものであり、テーパ角 0 が小さくなっている。

隣16の底部の怪を d 、エッチングマスク14の開口15の径を D 、 整面堆積膜17の膜厚を t とすると、 d = D − 2 t となる。すなわち、寸法 d は壁面堆積膜17の膜厚に依存する。

本死明者の実験によれば、第13回(b)に示したように、テーパ角 B を90度以下すなわち順テーパとするためには、壁面堆積膜17の堆積速度と半導体基板3のエッチング速度との比すなわち壁面堆積膜17の堆積速度÷半導体基板3のエッチング速度が0.04以上であればよい。また、前記壁面堆積膜17の堆積速度と半導体基板3のエッチング速度の比が0.04以上となるために

は、プラズマシース9(第1図)のセルフバイアスVdcの絶対値が350V以上であればよい。これらの条件を設定して牌16を形成すると、牌16の上側約半分を重直に、下側約半分を順テーパ状に形成することができる。なお、第4図に示したように、壁面堆積膜17はエッチングのイオン18に叩かれるため、最っとも突出た部分を境いにしてそれより上の部分はかえって薄くなる傾向がある。

群16を関り終った後、第5図に示したように、 壁面堆積膜17を酸溶液によって除去する。 薄1 6の上端部の開口径は、エッチングマスク14の 開口15によって規定されている。また開口15 の大きさは、半導体基板3のエッチングを始める 以前すなわちエッチングマスク14に開口15を 形成したときの当初の大きさと変らない。これない チングのイオンによって叩かれるのを壁面堆積膜 17によって防止しているからである。したがって、マスク14と溝16の寸法変換がない。

ック)半導体基板3の上面の誘電体膜19を露出させる。すなわち、多結晶シリコン膜20が渡16の内部にのみ残るようにする。このように、渡16が原テーパ状に形成してあるため、滞16の内部に空順を生じることがない。あるいは、エッチバック時に、再び降16の上端部が開口することがない。

 エッチング終了後、エッチングマスク14及び 酸化シリコン膜からなる下地膜13を除去する。

次に、第6図に示しているように、半線体基板 3の賃出している全表面を熱酸化することによっ て酸化シリコン膜からなる誘電体膜19を形成す る・なお、誘電体19は、熱酸化による酸化シリ コン膜の上に例えばCVDによって窒化シリコン 膜を形成し、さらにこの窒化シリコン酸を酸化し て酸化シリコン膜を形成して3層膜としてもよい。

次に、第7回に示したように、例えばCVDによって多結晶シリコン膜20を半導体基板の全表而に形成する。第16が順テーパ状に形成成上端部でオーパハングになることがなく、また多結晶シリコン膜20と勝16の壁面との間に隙間を生じらに成及させて第8回に示しているように、第16内を完全に埋込むようにする。この後、第9回に示したように、多結晶シリコン膜20をRIEによってその上面からエッチングして(エッチバ

ド絶縁膜11から露出している半導体装板3の表面に形成された酸化シリコン膜を除去した後に、 再度半導体装板3の表面を酸化することによって 酸化シリコン膜からなるゲート絶縁膜22を形成 する。

この後、第11圏に示すように、例えば多結晶シリコン膜の上にMo、W、Ta、Ti等の高融点金属膜又はそれらのシリサイド膜を積層したいわゆるポリサイド構造のゲート電圧23及びワード線WL、酸化シリコン膜からなるサイドウオールスペーサ24、ソース、ドレイン領域を構成25とパ型半導体領域26、例えばリンシリケートガラス(PSG)膜からなるにはリンシリケートガラス(PSG)膜からなるにはリンシリケートガラス(PSG)膜からなるには膜27、接続孔28、アルミニウム膜からなるデータ線Dしをそれぞれ形成して本実施例は終てする。

なお、接続孔28の形成時において、前記勝1 6の形成方法と阿様に、接続孔28の壁面にアルミニウム又はアルミニウムと酸湖からなる壁面堆 種膜17を堆積させながらエッチングを進行させ ることにより、接続孔2Bを順テーパ状に形成することができる。

以上、本実施例によれば以下の効果を得ることができる。

- (1) 溝16の領面に整面堆積膜17を形成し、この整面堆積膜17の堆積速度と半導体基版3のエッチング速度の比を制御し、またセルフバイアス電位を制御して前記課16を形成するようにしたことにより、溝16の深い部分ほど特に中間部より深い部分ほど溝16の径が小さくなるので、溝16を原テーパ状に形成することができる。
- (2) 離16の傾而に整面堆積膜17を堆積させながら半導体装板3のエッチングを進行させることにより、罹16上端部の閉口部がエッチングのイオンによって叩れることがないので、降16とエッチングマスク14との間に寸法変換なく前記律16を形成することができる。
- (3) 前記(1) により、溝16内が専電プレート20を構成するための多結晶シリコン膜によって良好に埋込まれるので、薄電プレート20上の

込んで前記半導体素子間を電気的に分離する技術 に適用してもよい。

#### 〔発明の効果〕

本駅によって開示された発明のうち、代表的な もによって得られる効果を簡単に説明すれば、下 記のとおりである。

すなわち、半導体基板に形成する薄を順テーパ 状に形成することができることができるので、薄 内を導電膜あるいは絶縁膜等によって良好に埋込 むことができる。

また、前記簿のテーパ角をエッチング工程中に 制御することができる。

#### 4. 図面の簡単な説明

第1団はRIE袋壁の模略団、

(元)図(の)では) 第2図乃至第11図は、DRAMの製造工程に おけるメモリセルの新面図、

第12回はRIEによる半導体基板のエッチング特性を示した溝の斯面図、

第13回はRIEによる半導体基板のエッチング特性を示したグラフである。

平担性の向上を図ることができる。

- (4)前記(3)により、導世プレート20上を 延在するワード線Wしと薄電プレート20との絶 耐圧を向上することができる。
- (5) 接続孔28を順テーパ状に形成することにより、データロしが接続孔28内で断線することがないので、半導体集積回路装置の信頼性を向上することができる。

以上、本発明を実施例にもとずさ具体的に説明 したが、本発明は前記実施例に限定されるもので はなく、その要官を逸脱しない範囲において種々 変更可能であることはいうまでもない。


例えば、電便被理材料4はアルミニウム及びアルミナに限定されず、シリコンカーバイド、炭素(カーボン)、炭化水素(プラスチック)等でもよい。少なくとも、RIEのエッチングガスによりスパッタリングされるものであればよい。


また、本発明は、半導体素子間に薄16を形成 し、この薄16の内壁を酸化して酸化シリコン膜 を形成した後、薄16内に多結晶シリコン膜を埋


代理人 弁理士 小川勝り




## 特開唱62-249422(6)









## 特開昭62-249422 (フ)

